摘要
開關DC-DC轉換器因開關動作，會從輸入端汲取含有豐富諧波的脈動電流。這些高頻(HF)電流分量可能回流至輸入電源線並耦合到系統其他部分，進而降低整體電源母線品質。從電磁相容性(EMC)角度來看，DC-DC轉換器相當於一個噪音源。目前有一種解決方案，是在轉換器與電源匯流排之間設定輸入濾波器，防止開關雜訊傳導回電源端。設計不當的輸入濾波器可能無法充分衰減高頻分量，還可能導致輸出振盪或轉換器故障。本文介紹了使用LTspice實現LC差模(DM)輸入濾波器所需的設計考量、計算方法和模擬流程。本文重點討論差模濾波；在實際應用中，通常還需配合共模(CM)濾波才能完全滿足合規要求。
引言
開關穩壓器因電源轉換效率高而被廣泛採用，但其開關動作也使其成為傳導噪音源。在許多系統中，尤其是包含敏感類比、射頻或通訊電路的系統，必須在雜訊通過輸入電源匯流排傳播前加以控制。輸入濾波器通常是第一道防線，但不能將其簡單視為附加元件。輸入濾波器的諧振、阻尼、與轉換器的阻抗交互及啟動行為均會影響系統性能。
本文詳解DC-DC轉換器差模(DM)輸入濾波器的實際設計方法。文中首先回顧了LC濾波器的基本特性，包括衰減斜率、電容等效串聯電阻(ESR)和諧振峰值。隨後展示如何增加阻尼以提高穩定性，分析無阻尼濾波器如何導致啟動過壓或輸出振盪，並說明如何使用LTspice估算傳導發射衰減量及比較單級與兩級濾波器方案。
差模LC濾波器特性
LC濾波器屬於雙極點濾波器，其諧振頻率計算公式如下：
每個極點提供–20dB/dec的衰減，總衰減斜率為–40dB/dec。濾波電容的ESR會引入一個零點，為斜率貢獻+20dB/dec。零點頻率計算公式如下：
圖1展示了一個典型LC濾波器範例。L1和C2構成濾波器，C1是V1的去耦電容，Cin代表DC-DC轉換器的輸入電容。開關DC-DC轉換器因開關動作，會從輸入端汲取含有豐富諧波的脈動電流。濾波器必須在相關頻段內衰減輸入電流，防止其回流至電源端並污染為其他敏感電子設備供電的匯流排電壓。隨著頻率升高，C2的電抗減小而L1的電抗增大，使電流諧波被旁路到地。
理想的濾波電感應具有適中的電感值和較低的直流電阻(DCR)。過大的電感會減緩對負載瞬態的響應；由於電感與輸入串聯，應盡可能降低DCR以減小壓降和功耗。設計權衡點，在於：在保持相同f0的前提下，減小電感值需相應增大電容值。電容ESR也會影響目標頻點的總衰減量。
圖1所示LTspice原理圖中，ESR在1mΩ和100mΩ兩個值之間步進變化。f0保持在33.4kHz不變，因為諧振頻率不由電容ESR決定，但ESR零點頻率fESR從7.23MHz (1mΩ)移至72.34kHz (100mΩ)。圖2展示了此電路的模擬結果。若DC-DC轉換器開關頻率為1MHz，兩種ESR下的衰減差值為22.7dB。ESR零點會將濾波器斜率從–40dB/dec降至–20dB/dec，進而限制可實現的高頻衰減量。
設計人員通常傾向於選用低DCR和低ESR元件，這在大多數情況下是正確的做法。然而，由於LC濾波器本質上是一種諧振RLC網路，極低的ESR可能在f0處產生顯著峰值。這表示輸入濾波器的輸出阻抗會達到較高值，使設計更易出現不穩定問題。根據Middlebrook準則，為避免不穩定，輸入濾波器的輸出阻抗必須始終低於轉換器的輸入阻抗。因此，必須對上述峰值進行阻尼處理。峰值幅度與品質因數相關，計算公式如下：
若fESR ≫ f0，濾波器將呈現高Q值和顯著峰值，但仍保持–40dB/dec的斜率。若fESR = f0，則Q ≈ 1，系統呈現阻尼回應。可透過在濾波電容兩端並聯RC支路來實現阻尼。當Q ≈ 1時，阻尼電阻值計算公式如下：
阻尼電容值通常選取為濾波電容值的3倍至10倍。
圖1：典型的LC濾波器；L1和C2構成濾波器
圖2：濾波器模擬結果，C2的ESR在兩個值之間變化：1mΩ和100mΩ
無阻尼與阻尼LC濾波器設計範例
圖3展示了當濾波電容ESR低至1mΩ時，無阻尼濾波器與阻尼濾波器的差異。C5選為C4容值的4.5倍，R1計算值為0.213Ω，實際選用0.2Ω電阻。圖4所示模擬結果顯示，在1MHz處無明顯峰值，衰減量約為–58dB。
圖3：阻尼與無阻尼輸入濾波器對比
圖4：無阻尼與阻尼濾波器模擬結果
將無阻尼濾波器連接至DC-DC轉換器輸入端時，可能出現以下兩個設計問題。
1. IC在啟動時可能會失敗：
啟動時，輸入電壓可能發生振鈴，峰值接近VIN的兩倍。對於12V轉5V且IC絕對最大輸入額定值為42V的設計，此類啟動過壓不太可能損壞元件。但在28V轉5V的設計中，振鈴電壓可能超過絕對最大輸入額定值，進而導致IC損壞。
2. 輸出可能會振盪：
LC濾波器本身易在f0處發生振盪，脈動輸入電流會持續激發此諧振。圖5展示了LT8609S的內建LTspice原理圖。電路中增加了輸入濾波器和額外輸入電容以複現無阻尼濾波器設計。濾波器諧振頻率f0由L2和總電容CT = C7 + C8 + C9決定，計算公式如下：
結果如圖6所示，輸出電壓在濾波器諧振頻率處出現振盪。探測after_filter網路可發現根本原因：輸入電壓發生了振盪。此外，峰值電壓達46.6V，超過了LT8609的42V絕對最大輸入額定值。
圖5：輸入端接有無阻尼輸入濾波器的LT8609原理圖
圖6：模擬顯示輸出振盪是由輸入濾波器導致輸入電壓在f0處振盪引起的
LTspice中的設計範例
本例中，無線電接收器需在3A負載電流下將15V轉換為5V。開關頻率為1MHz，設計須符合MIL-STD-461G標準。此處選用LT8624S（第三代Silent Switcher®元件），因其具備低雜訊和低電磁干擾(EMI)性能。依據資料手冊和LTpowerCAD計算出該設計的元件值，如圖7所示。
圖7：用於15V轉5V、3A負載電流的LT8624S LTspice原理圖。
MIL-STD-461G規定了電源線的傳導發射限值：CE101覆蓋30Hz至10kHz，CE102覆蓋10kHz至10MHz。限值單位為dBµV，需配合線路阻抗穩定網路(LISN)使用，LISN置於電源與受試設備(EUT)之間。LISN提供已知阻抗（通常約50Ω），並將EUT產生的傳導電流轉換為輸出端可測量的電壓。LTspice LISN電路可參考文章《如何使用LTspice獲得卓越的EMC模擬結果 - 第1部分》。圖8展示了CE102限值曲線。對於28V以下系統，CE102基礎曲線在約1MHz以上提供了約60dBµV的平坦限值。模擬完成後，將游標懸停在電壓源上以繪製流過V1的電流；游標變為電流探頭後，點擊左鍵即可。顯示I(V1)波形後，在波形檢視器中按右鍵並選擇View → FFT。此時將快顯視窗供選擇快速傅立葉變換(FFT)顯示的波形。選擇I(V1)並點擊OK。隨後顯示I(V1)的FFT結果，左側縱軸以dB為單位顯示幅值。如需將幅值轉換為線性刻度，請將游標懸停在左側縱軸上直至變為尺規圖示，然後按右鍵打開Left Vertical Axis – Magnitude視窗。將選項按鈕從Decibel改為Linear，然後點擊OK。輸入電流幅值即以線性刻度顯示。圖9顯示I(V1)幅值約為657mA。利用LISN約50Ω的輸入阻抗將此電流轉換為電壓：
將32.85V轉換為dBµV：
所需的濾波器衰減量為150dB – 60dB = 90dB。另一種計算方法是利用60dBµV = 1mV的關係。即：
將模擬得到的657mA除以20µA得到32,800，20log(32800) = 90.31dB。
圖8：CE102傳導發射限值曲線（單位：dBµV）
圖9：輸入電流I(V1)的線性刻度幅值
下一步是確定在1MHz處實現–90dB衰減所需的濾波器諧振頻率。LC濾波器的衰減量計算公式如下：
設計過程中通常先選定電感值，再利用濾波器公式求解電容值。對於單級LC濾波器而言，90dB的衰減目標過高，難以在保持快速瞬態響應的同時選出合適元件。例如，若選用4.7µH電感：
為對濾波器進行阻尼處理，至少需要170µF × 3 = 510µF的阻尼電容，此容值過大。一種方案是增大電感值並僅使用單級LC濾波器。此舉可減少元件數量，但會犧牲尺寸、成本和瞬態響應性能。更實用的方案是採用兩級LC濾波器，其在達到fESR之前形成四階濾波器，衰減斜率達–80dB/dec。更陡峭的斜率允許將f0提高10倍，同時仍能滿足衰減目標。作為對比，當f0 = 56.2kHz時，單級LC濾波器需選用33µH電感，而兩級LC濾波器僅需1µH電感。
圖10展示了兩種濾波器電路，圖11為模擬結果。單級濾波器勉強達到–90dB衰減，且僅在電容ESR為2mΩ或更低時才能實現，顯示ESR零點已影響衰減斜率。對於fSW = 1MHz的應用，33µH電感值過大，不利於快速瞬態響應。相較之下，兩級LC濾波器使用較小值的元件即可提供超過–100dB的衰減量。額外的衰減餘裕增強了設計信心，確保即使在電容因偏置電壓和溫度發生降額後，仍能滿足90dB的衰減目標。
圖10：單級與兩級LC濾波器對比的LTspice原理圖
圖11：兩種濾波器配置的LTspice模擬結果對比。
結論
綜上所述，本文探討了開關穩壓器輸入濾波器的設計要點：既要充當EMI濾波器，又要作為連接轉換器的穩定電源介面。簡單的LC濾波器可提供強大的差模衰減，但必須綜合考慮電容ESR、諧振峰值、啟動行為及與轉換器輸入阻抗的相互作用，以避免不穩定或過壓應力。憑藉LTspice，可根據傳導發射限值估算所需衰減量，比較單級與兩級方案，並在硬體製作前驗證阻尼效果。作為實用設計指南，建議從發射目標和目標頻段出發，在滿足衰減要求的前提下選用最小電感值，採用低DCR元件並在必要時增加主動阻尼，檢查諧振峰值和啟動過沖，考慮電容降額和ESR變化，最後透過頻域和時域模擬驗證最終設計，再使用LISN進行實驗室實測。
