

FPGA 電源系統管理

■作者：Pinkesh Sachdev / ADI 產品應用工程師


簡介

現場可編程閘陣列 (FPGA) 的起源可以追溯至 20 世紀 80 年代，其為從可編程邏輯元件 (PLD) 演變而來。自此之後，FPGA 資源、速度和效率都獲得了快速的改善，使 FPGA 成為廣泛的運算和處理應用的首選解決方案，特別是當產量不足以證明專用積體電路 (ASIC) 的開發成本合理有效時。FPGA 取得快速發展，並廣泛用於大規模部署。例如，繼 2013 年試點項目中使用 FPGA 成功加快 Bing 搜尋引擎的速度之後，Microsoft 將配備 FPGA 的伺服器使用範圍擴展到雲端資料中心。

FPGA 電源系統要求

FPGA 需要幾個不同的低壓供電軌，每個供電軌都有自己的電壓和電流規格，以便為其核心邏輯、I/O 電路、輔助邏輯、收發器和記憶體供電。這些供電軌可能需要按特定的順序開啓和關閉，以避免損壞 FPGA。負載點 (POL) 穩壓器將電路板較高的輸入電源電壓降低為 FPGA 所需的多個輸入電壓。當功率轉換效率至關重要時，開關穩壓器可用作 POL 穩壓器，而線性穩壓器 (例如低壓差 (LDO) 穩壓器)

圖 1：一種可行的 FPGA 電源樹設計：高壓輸入電源（例如 12 V、24 V 或 48 V）降至中間匯流排電壓，之後饋送給為 FPGA 供電的 POL 穩壓器。




則用於雜訊敏感型電路，例如 PLL 和收發器。

典型的電路板輸入電壓為 5 V、12 V、24 V 和 48 V，FPGA 的輸入電壓範圍則為低於 1 V 至約 3 V。對於高輸入電壓 (12 V、24 V、48 V)，可能需要使用額外的降壓穩壓器來生成饋送給 POL 穩壓器的中間匯流排電壓（參見圖 1）。在 FPGA 供電軌中，核電壓需要最低的電壓（約等於或低於 1 V）和最高的精度 ($\pm 3\%$ 或更優)，電流電平約為幾十安培，具體取決於 FPGA 資源的利用率。為了防止出現邏輯錯誤，不僅在直流條件下，而且在 FPGA 電流瞬態期間，電壓波動都需要按照 FPGA 供電軌公差規格要求控制在幾十毫伏之內。電源的直流精度越差，在瞬態條件下維持可用電源電壓所需的旁路電容就越多。例如，假設採用 $\pm 3\%$ 內核電壓公差規格。使用精度為 $\pm 1\%$ 的直流電源時，對應的瞬態公差為 $\pm 2\%$ 。直流電源的精度較低 ($\pm 2\%$) 時，瞬態公差會更嚴格 ($\pm 1\%$)，相比之前的示例，需要更多的旁路電容。

在最終進行設計變更、在另一種應用中重用設計、實施板裕量測試，以及在開發或現場運行期間動態優化系統功耗時，都需要基於預設的設定點調整或微調 FPGA 電源電壓電平。在這種情況下，在電源回饋網路中採用多個不同電阻並聯不是最快或最可行的解決方案。實現電壓微調的一種方法是使用數模轉換器 (DAC) 來驅動穩壓器的回饋網路（參見圖

圖 2: 使用 DAC 和 ADC 將 POL 電源輸出電壓微調至目標電壓。



2)。需要為微調程式編寫軟體代碼，從類比數位轉換器 (ADC) 獲取電源電壓測量資料，

以計算正確的 DAC 代碼，然後緩慢地將 DAC 輸出調節至計算出的數字碼，逐步穩定提高電源電壓，在不會產生毛刺或過沖的情況下達到目標電壓電平。這種微調程式需要重複實施，以確保不會因為元件隨時間或溫度變化出現偏移，進而導致電源偏離目標電壓。

監測 FPGA 電源電壓、電流和故障條件，對於理解系統在不同場景下的健康狀況和功耗相當重要，這是因為，FPGA 是整個電子系統的核心。將這種理解和微調功能之結合，可以避免為最壞的情況設計電源，從而節省成本和功率。此外，潛在的系統故障可能表現為 FPGA 功耗異常，從而在電路板或系統發生故障之前讓主機控制器或維修人員及

早發現問題。電壓監測需要使用 ADC，而電流監測還需要使用電平偏移電路將高電平電流檢測電壓轉換為接地基準電壓；例如，如圖 3 所示，透過使用跨導放大器。

雖然我們還未探討故障管理，但看了這一


長串要求之後，您可能已頭昏腦脹。當 POL 輸出出現欠壓或過壓時，即在有效的電壓視窗範圍外時，會出現什麼情況？應該只關閉故障電源？還是應該也關閉其他電源？如何消除導致系統板關斷的故障？

我們可以看到，FPGA 的電源系統管理很快會變得非常複雜，進而分散對基本的 FPGA 應用的關注。注意，FPGA 的電源樹只是數位文書處理電路板上整個電源系統的一部分。上述大部分要求也適用於其他數位元件，例如 ASIC、DSP、GPU、SoC 和微處理器。我們所需的是一個簡單、可擴展且靈活的電源系統管理解決方案。

數位電源系統管理

ADI 提供了數位電源系統管理 (DPSM) 元件產

圖 3: 用於監測 POL 電源輸出電壓、電流和功率的一種分立式電路可行方案。




品，以滿足數位文書處理電路板中複雜的電源系統要求。DPSM 元件可提供或不提供整合 DC/DC 轉換，以替代 POL 穩壓器，或者與現有的 POL 穩壓器配合使用。電源系統管理器不提供 DC/DC 轉換，對於由開關或 LDO 穩壓器構成的現有類比電源系統，可增加數位監測和控制功能。使用單個元件（例如 LTC2980）可對 16 個 POL 穗壓器實施微調、裕量調節、監測、時序控制、電源監控、故障記錄和故障管理。可以混合和匹配使用不同通道數元件（2、4、8 或 16 個通道），以管理數百個供電軌。雙通道 LTC2972 是該系列的最新產品，它提供了一種簡單的入門解決方案，可監測和控制此類電源系統中兩個最重要的供電軌；例如，FPGA 核心供電軌和輔助供電軌。

雙通道電源系統管理器

LTC2972 是一款雙通道電源系統管理器，為 FPGA、ASIC 和處理器電路板增加了基於軟體的全面監測、控制和黑盒故障記錄功能，可加快產品上市，提升系統可靠性，以及優化電路板功耗（圖 4）。

圖 4:LTC2972 是一款雙通道電源系統管理器，提供中間匯流排電源監測和 POL 輸出功率監測




使用卓越的 16 位元 ADC 對 POL 電源輸出電壓實施微調、裕量調節和監測，總非調整誤差 (TUE) 為 0.25%，以提升電路板的功率和長期性能。因為能夠嚴格控制 POL 輸出電壓，實現 $\pm 0.25\%$ 的精度，所以在負載瞬態（在 $\pm 3\%$ FPGA 供電軌規格下，精度為 $\pm 2.75\%$ ）期間有很大的裕量，從而大幅減少所需的旁路電容並釋放電路板空間。電源輸出電流使用感測電阻、電感 DCR，或者電源的 IMON 輸出進行測量。電壓和電流測量值在內部進行乘法運算，提供 POL 輸出功率讀數。

LTC2972 內建電源時序控制、監控和 EEPROM 故障記錄功能。透過將時間延遲寫入內部暫存器或使用級聯電源良好訊號來完成時序控制。當 POL 輸入電壓、輸出電壓和溫度以數位方式偏離可設定閾值上下限時，專用快速比較器發出故障訊號。故障觸發 EEPROM 黑盒子記錄，簡化故障分析，並提供有關未來系統改進的相關見解。第一個故障命令提供關於系統故障原因的更多資訊。故障資訊可靈活傳播到其他電源或其他 DPSM 元件。

LTC2972 支援對 POL 轉換器的中間匯流排輸

圖 5: 適用於 DPSM 產品的 LTpowerPlay 開發環境：無需為實現自動運行而編寫代碼。



入實施電壓、電流、功率和電能監控。為了管理、優化和降低電路板功耗，進而降低伺服器和資料中心的散熱和公用設施成本，必須監測電路板功率和電能使用狀況。LTC2972 透過 PMBus 介面（與電源管理和轉換元件通訊的業界標準）方便地提供輸出電能（單位：焦耳）和執行時間，以減少繁重的輪詢和計算任務。將 LTC2972 與 POL 輸出電壓、電流和功率這些數位測量值結合使用，就可以長期監測電源系統的轉換效率。

每個通道都配備有可編程電源良好針腳或通用輸入 / 輸出 (GPIO) 針腳。LTC2972 與其他電源系統管理器連接，可實現兩個以上供電軌的時序和故障管理。使用通過 I²C/SMBus 介面傳輸的相容 PMBus 命令，可對電源系統實施靈活程式設計和資料回讀。配置在支援 ADI 所有 DPSM 產品的 LTpowerPlay 開發環境下完成（參見圖 5）。採用所需的應用特定

配置進行內部 EEPROM 編程後，就無需為實現自動運行而編寫軟體代碼。

結論

FPGA 廣泛應用於各種電子系統，甚至取代 ASIC，但其周圍具有複雜的電源系統。ADI 提供多種 DPSM 產品來說明簡化電源系統管理。如果您先前從未使用過 DPSM，您可以試試 LTC2972，這是一款入門級產品，能夠協助您解決數位文書處理電路板上複雜的電源系統問題。

如需查看 FPGA 參考設計，請瀏覽 analog.com/FPGA。