

為 Type-C 連接器 傳輸開發優化的電源適配器

■作者：Yong Ang/ 安森美半導體戰略行銷總監

通用序列匯流排 (USB) 規格的最新反覆運算版本 USB 3.1 第 2 代有望改變 IT、消費、工業及通用嵌入式電子設備交換資料和供電的方式。再加之 Type-C 連接器，它就能夠替代許多其它形式的有線連接，而且它已經在可攜式消費設備領域呈現迅速增長之趨。

這可能與該規格的供電 (PD) 方面最為相關。隨著 Type-C 連接器用於更多設備，使用者對供電潛能的意識也將會增加。


短期內，預計 USB-PD 將在離線電源適配器中得以實施，且最有可能用於高端筆記型電腦，這也符合提供更高電源轉換能效的趨勢。預計至 2020

年，約半數筆記型電腦適配器都將採用 USB-PD。製造商還希望能夠優化電器的電源適配器，這可能意味著輸出功率在 27 至 100W 之間，這也會影響設計。因此如果製造商要生產各種不同輸出功率水準的適配器，能夠提供設計靈活性的單一方案將成為首選。

電源轉換的挑戰

從交流 (AC) 轉到直流 (DC) 涉及到轉換，且不可避免地會造成相關損耗，半導體行業一直在努力減少這樣的損耗。當前存在許多電源轉換拓撲結構，一般而言，當將成本視為主要問題且能效並不太重

圖 1：次級端採用二極體整流的經典反激式固定輸出電壓電源轉換方案



要時，可採用初級端穩壓 (PSR) 反激拓撲結構，特別是當輸出功率要求相對較低且無需嚴格的輸出電壓穩壓時。當需要更高輸出功率時，為獲得更高的能效和更佳的性能，通常首選次級端穩壓 (SSR) 准諧振 (QR) 反激拓撲結構。

在主電源變壓器之後進行的此形式的輸出整流，一直用二極體作為開關 (圖 1)，然而這也有能效問題，主要是由於在二極體的 PN 結上經歷了正向壓降。這通常約為 0.7 V，儘管通常採用肖特基二極體可將壓降降至更接近 0.3 V，但這仍是損耗。


現代高功率密度 USB-PD 適配器如今通過採用低導通電阻 MOSFET 來避免二極體相關損耗 (圖 2)。

雖然這提供了能效增益，但複雜性也隨之而來。使用電晶體而非二極體的做法稱為次級端同步整流，為了從這種拓撲結構中獲益，設計人員需要添加一個控制器，在正確的時間導通和關斷電晶體。更為複雜的是，各種 SR 控制器都可用，可基於應用程式提供不同的特性與優勢。

用於 USB-PD 的 SR 控制器

相較於採用肖特基二極體，使用一個低 $R_{DS(on)}$ (約 5 至 10mΩ) MOSFET 也能顯著提高次級端輸出整流的能效，從而有望實現高於 93% 的峰值能效。


圖 2：基於使用 MOSFET 作為輸出開關的次級端同步整流的 USB-PD 電源適配器



MOSFET 的開關時序現已成為關鍵參數，導通和關斷延遲會直接影響整體能效。由於控制器決定了 MOSFET 的狀態，因此在選擇合適的控制器時，由控制器引起的切換延遲時間就成為了需要考量的關鍵參數。

在 USB-PD 應用中，反激式電源通常設計為以連續導通模式 (CCM) 或准諧振 (QR) 模

圖 3：開關模式電源示例，顯示了初級和次級端電晶體



式工作。在 CCM 中，SR 控制器需要非常快速地關斷 MOSFET，以避免在初級端造成任何擊穿，有效地在初級端和次級端之間建立直接通路，這會導致功率 MOSFET 可能出現非常高的暫態電流。圖 3 顯示了典型的電路配置，其中 M1 位於初級端，M2(同步整流 MOSFET) 位於次級端。

在此配置中，必須在 M1 導通之前快速關斷 M2。為滿足 100W 的 USB-PD 規格，所選的同步整流 MOSFET 需要具有足夠低的導通狀態電阻，以應對所需輸出電壓需要的電流水準，還要做到最低程度的熱損耗，以避免內部適配器溫度升至過高水準，這反過來又受到控制器降低電流以確保 MOSFET 能夠在最短時間內關斷能力的影響。

要確定何時關斷 MOSFET，涉及到測量器件漏極至源極端的電壓。如果控制器實施直接感測 (Direct Sensing)，則可以通過很少的附加元件來實現；如果控制器沒有實施直接感測，則需要額外的外部元件，這不僅增加了總成本，而且本身會引發額外的延遲，從而降低整體能效。直接感測可避免這種潛在的低能效，且在導通和關斷期間都可用。典型情況下，控制器的直接感測引腳需要承受 120 V 或更高的電壓以用於 USB-PD 應用，為瞬態和異常情況下的暫態電壓尖峰提供足夠的餘量。

應對功率需求的增加，涉及到導通 MOSFET，因此在這種情況下，導通時間延遲至關重要；如果速度太慢，所需電流將流過 MOSFET 的體二極體而非其溝道，導致無謂的功率損耗和能效下降。

USB-PD 適配器的另一個重要考量是符合輕負載和待機功耗限制，如 CoC Tier 2 和 DoE 6 級。多數地區都已採用這些或同等標準。無負載時，電源需要能夠檢測到這一點，同時仍能向控制電路 (例如 USB 協定晶片) 供電，但仍然保持低於 0.075 W 的輸入功率。可檢測到此情況並進入輕負載模式的 SR 控制器能夠說明製造商滿足這些要求。

整合、穩健的方案

選擇滿足所有這些要求的次級端同步整流器控


制器需要仔細考量可用的方案。如前所述，根據應用，適配器設計將針對特定的輸出功率進行優化。可提供這種靈活水準的控制器能夠用於多種適配器，通過能提供可調節開關時間的控制器就能實現，時間可在設計時設定。

安森美半導體的 NCP4306 旨在為上述所有領域提供同類領先的性能。它提供 30 ns 的導通時間和僅 13 ns 的關斷時間，最大化了同步整流器 MOSFET 的導通時間，同時消除了與初級端開關交叉導通的風險。它在設計上還能夠承受高達 200V 的直接感測電壓。在 7A 的匯電流下，控制器可輕鬆驅動小於 10mΩ 的導通電阻 MOSFET，並滿足相應的設計要求，使 USB-PD 電源適配器能夠在高達 100W 的條件下工作。

NCP4306 在設計上除了用於驅動經過試驗和測試的中壓 MOSFET 之外，還有一種可用於驅動氮化鎵 (GaN) 高電子遷移率電晶體 (HEMT)，能夠比 MOSFET 更快地開關。該同步整流器控制器可為 GaN 提供穩定的驅動電壓 (典型值為 5 V)，而不會對其門極造成過壓，否則可能會導致器件發生故障。這使其適用於在 QR 模式下，甚至有源鉗位元反激式拓撲結構中工作的超高密度電源適配器。該同步整流控制器的最大工作頻率高達 1 MHz。圖 3 顯示了典型應用中的 NCP4306。與可實現高達 500 kHz 的高頻 QR 主控制器 NCP1342 一同使用時，可實現峰值能效達到 93.5% 且功率密度接近 20W/in³ 的 USB-PD 適配器設計。

該元件內部包含用於設置最小導通時間和最小關斷時間消隱週期的模組 (見圖 4)，以對抗由 PCB 佈局和其他寄生元件引起的振鈴，如上所述，這可能導致無謂的體二極體導通。兩個時序參數都可通過外部電阻進行調整，從而為所需的功率輸出和選定的功率元件優化設計。輕負載檢測 (LLD) 模組可檢測輸出負載降低時電源在跳週期模式下工作時的開關脈衝頻率降低，並將同步整流器控制器放入禁用模式。該控制器在該狀態下消耗的電流非常低 (通常為 37 mA)，從而使 USB-PD 電源適配器能夠符

圖 4：NCP4306 內部模組框圖




合或綽綽有餘地超過 CoC Tier 2 要求。

圖 5 顯示了控制直接感測功能的內部電路。一旦連接到開關漏極端 CS 引腳上的電壓低於 $V_{TH_CS_ON}$ 閾值，同步整流器 MOSFET M1 就會導通。一旦 CS 引腳上的電壓高於 $V_{TH_CS_OFF}$ (通常為

0.5 mV)，MOSFET 就會關斷。NCP4306 的直接感測模組內還配備了 dV/dt 斜率檢測器，以區分閒置狀態下的諧振振鈴和實際主開關導通的情況。這對於具有不同輸出電壓和負載曲線的 USB-PD 設計尤為重要，且有助於確保控制器在需要之時可啟動 MOSFET。

圖 5：NCP4306 實施直接感測，可承受高達 200 V 的電壓



結論

在可預見的未來，使用 Type-C 連接器通過 USB 供電預計將主導電源適配器的設計，其在許多應用領域的採用已經非常突出，它的多功能性意味著它將成為製造商和消費者的首選方案。

選擇正確的 SR 控制器對於設計一個優化的適配器至關重要，這樣的適配器不僅符合能效法規，還能滿足消費者的嚴苛要求。NCP4306 代表了新一代 SR 控制器中首款能夠提供這個級別的性能和靈活性的產品。CTA