

Insight into Your Challenges

洞悉您的挑戰

■ 作者：Stephanie Rubalcava /
R&D Engineer/ Keysight Technologies

隨著每一代 DDR SDRAM 相繼問世，不但速度變得更快，封裝尺寸和耗電量也隨之降低。然而，在效能提升的同時，更多新的挑戰也應運而生，例如設計餘裕度更嚴格、信號完整度對於裝置效能的影響更嚴峻，以及進行量測時探量空間變得更小。是德科技 DDR 工程師現正設計下一代 DDR 記憶體標準及解決方案。這些 DDR 專家積極參與記憶體標準與解決方案的開發，累積了豐富的技术知識和經驗，可協助您克服種種挑戰。從設計與模擬到除錯、從驗證到相符性測試，是德科技是業界唯一提供最齊備的軟硬體解決方案的量測大廠，可滿足 DDR 晶片各個開發階段的需

求。您將獲得開發及測試設計所需的洞察力。

應用專業知識

是德科技具備數十年的量測及信號完整性經驗。我們瞭解數位設計工程師在高資料速率標準中，必須要面對的反射、插入及回返損耗、抖動容許量、時序餘裕、相符性，以及其他問題。身為 JEDEC 會員，是德科技持續參與規格及量測程序制訂工作，在 DDR 記憶體的實體層、通訊協定層及功能測試方面，建立了穩固的基礎。因此我們的測試工具能夠為您的測試挑戰，並可根據標準規範加以客製，是設計工程師與開發人員必備的理想工具。

完整、可靠的測試涵蓋範圍

DDR 設計可分成四大領域：模擬、互連設計、主動式信號驗證及功能測試。是德科技設計及測試解決方案備受矚目，因為它在這四個領域中都是最出類拔萃的解決方案，可協助工程師排除 DDR 記憶體測試難題，進而輕鬆、迅速，而且信心滿滿地測試 DDR 設計。準確的測試結果有助於縮短設計週期，讓您更快地將功能強大的 DDR 產品推出上市，以鞏固您在市場中不可撼動的領導地位。

DDR 記憶體探量

量測或驗證 DDR 設計時，您

圖 1：Keysight DDR 設計及測試解決方案




必須確定您所量測的是正確的信號。JEDEC 記憶體規格定義了測試規範，亦即在 DRAM 的 BGA 球柵上進行測試，但實作起來難度相當高。為此，您可使用 Keysight BGA 探棒轉接器在 BGA 球柵上量測所有 DDR 信號。Keysight InfiniiMax 主動式探棒為高阻抗、低電容探棒，對於信號的影響最小。利用其焊接式探頭，您可輕鬆焊接至導孔或 BGA 探棒。

模擬

隨著資料速率不斷提高，信號完整性成了提昇設計效能的關鍵。出色的 DDR 設計模擬與相符性量測能力，有助於縮短產品設計週期。是德科技先進設計系統 (ADS) 為高速數位設計工程師提供多元的最佳化功能。您可模擬個別元件，以分析完整的串列鏈路，每個元件都在其最合適的抽象層：鏈路、電路或實體層。是德科技示波器的操作介面可簡化資料分析，以顯示眼圖及抖動分析，進而縮短產品設計週期。

對設計模擬進行測試與評估

圖 2：使用 ADS 模擬串擾及線路長度所產生的影響。將多項線路參數最佳化後，便可看到最準確的眼圖量測。



時，亦可使用進行主動式信號測試與驗證時所用的同一套相符性應用軟體。此外，您可透過 Infiniium 9000 和 90000 系列示波器的 N6462A DDR4 相符性測試應用軟體來讀取 Waveform Bridge 寫入的檔案。此應用軟體提供離線 / 遠端模式，換言之，您不僅可使用示波器分析即時資料，同時也可以在離線模式下分析儲存資料。此外，您還可在「遠端」模式下執行應用軟體，方便您在任何 Windows PC (包括執行 ADS 的 Windows PC) 以及內嵌示波器的 PC 上執行測試，確保在進入製造階段之前針對設計模擬所進行的測試，與後續在製造原型時所進行的測試，結果完全相同。此應用軟體將於主動式信號驗證章節中深入說明。

實體層：互連設計

較長的線路會導致信號衰減、上升時間衰退，以及抖動。線路與導孔之間的阻抗值轉變，

則會導致反射與串擾。工程師經常使用 TDR 來加快阻抗量測速度。藉由將快速脈衝注入您的設計，TDR 便可量測反射信號，以便確認阻抗與時間的關係，進而轉換成距離域 (distance domain)。相同地，量測電路的遠端信號時，也可定義插入損耗特性。

Keysight 86100D Infiniium DCA-X 配備 N1045A 或 N1055A 差動 TDR/TDT 模組，可快速進行互連分析。為了提升準確性，86100D 利用獨家的校驗程序，可消除佈線影響，以便將您的裝置與測試系統隔離。

實體層：主動式信號驗證

驗證 DDR 效能時，工程師需量測時脈信號、命令及位址，以及資料讀取和寫入信號。準確量測這些信號，為驗證設計邊限和信號完整性的必要工作。您需以更高的自信度進行量測，以確保一致的量測值與設計邊限，且不

圖 3：使用 Keysight 86100D DCA-X 執行 TDR 量測





圖4：Keysight DDR 電氣測試軟體可選擇測試、設定測試、設定連接、執行測試，並顯示結果，為您節省可觀的時間。



會因量測設備而讓邊限下滑。Keysight Infiniium 90000系列示波器提供業界最低的雜訊底線、抖動位準及觸發抖動。

妥善地區隔雙向匯流排的讀取與寫入資料，以確認其規格是否正確，是非常艱困的工程。閱讀JEDEC規格書，並執行所有量測設定，以根據規格進行測試，同樣相當耗時。Keysight DDR 電氣性能相符性測試及驗證軟體，可協助您設定並執行相符性測試，進而強化90000系列示波器的準確性。

該軟體為是德科技專業示波器與DDR規格知識的完美組合，讓您能以最少的力氣，獲致最佳的成果，並反覆進行精密量測。

協定及功能測試

檢查個別DDR信號後，還需驗證系統是否正在傳送正確的DDR命令、記憶體排插(bank)位於

圖5：B2622B DDR2/3/4及LPDDR2/3/4通訊協定相符性及分析工具，可自動執行時序及狀態違規檢查



正確位址。您還需檢查是否有協定違規的問題。使用具靈活觸發及解碼能力的邏輯分析儀，是洞察DDR記憶體匯流排運作的關鍵。Keysight 16900系列邏輯分析儀及U4154B模組具備雙取樣架構，可讀取與寫入在不同時間取樣的資料，並於個別視窗中檢視。利用B4621B記憶體匯流排解碼器，您可觸發突發長度、CAS、加成延遲(additive latency)及晶片選擇(chip select)等系統屬性，以便將重要的匯流排信號解碼。

驗證您的設計是否足以容錯，並有效率地存取記憶體，需要事先預測問題所在，才可提高容錯與最佳效能。是德科技通訊協定相符性及分析工具，可透過統計與直方圖檢視，快速概覽DDR匯流排效能，以最佳化匯流排。

結語

DDR信號驗證與量測作業相當複雜。是德科技專家積極參與JEDEC的測試規範制訂工作，以及早獲得DDR測試工具開發的第一手資訊。是德科技提供可用於模擬、互連設計、主動式信號驗證，以及功能測試的測試解決方案，讓您能更輕鬆迅速、更有自信地測試您的DDR設計。精確的測試結果有助於縮短設計週期，除了可讓您在市場中捷足先登，並可確保強大的產品效能，進而鞏固您在市場中不可撼動的領導地位。CTA