學子專區—ADALM2000實驗：CMOS邏輯電路、傳輸閘XOR
前言：
作者：ADI系統應用工程師Antoniu Miclaus 及 顧問研究員Doug Mercer
目標
本實驗活動的目標是進一步強化「使用CD4007陣列建構CMOS邏輯功能」實驗活動中探討的CMOS邏輯基本原理，並獲取更多使用複雜CMOS閘級電路的經驗。具體而言，您將瞭解如何使用CMOS傳輸閘和CMOS反相器建構傳輸閘XOR和 XNOR邏輯功能。
背景知識
為了在實驗活動中建構邏輯功能，需要使用 ADALP2000 類比元件套件中的CD4007 CMOS陣列和分立式NMOS和PMOS電晶體（ZVN2110A NMOS和ZVP2110A PMOS）。CD4007由3對互補MOSFET組成，如圖1所示。每對共用一個閘極（接腳6、3和10）。所有PMOSFET（正電源接腳14）以及NMOSFET（地接腳7）的襯底都共用。左邊一對，NMOS源極接腳連接到NMOS襯底（接腳7），PMOS源極接腳連接到PMOS襯底（接腳14）。另外兩對均為通用型。右邊一對，NMOS的漏極接腳連接到PMOS的漏極接腳，即接腳12。
圖1.CD4007功能框圖。
CD4007為一款多功能IC。例如，單一CD4007可用於建構三個反相器、一個反相器加上兩個傳輸閘或其他複雜的邏輯功能，如NAND和NOR閘。反相器和傳輸閘尤其適合建構傳輸閘XOR和XNOR邏輯功能。XOR和XNOR邏輯閘的示意圖符號如圖2所示。
圖2.XOR和XNOR示意圖符號。
靜電放電
CD4007與許多CMOS積體電路一樣，很容易被靜電放電損壞。CD4007包括二極體，可防止其受靜電放電的影響，但如果操作不當仍可能會損壞。使用對靜電敏感的電子產品時，通常會使用防靜電墊和腕帶。然而，在家裡（正規的實驗環境之外）工作時，可能沒有這些物品。避免靜電放電的一種低成本方法是在接觸IC之前先使自己接地。在操作CD4007之前，使積聚的靜電放電將有助於確保在實驗過程中不會損壞晶片。
材料
• ADALM2000 主動學習模組
• 無焊試驗板
• 1個CD4007（CMOS陣列）
• 2個ZVN2110A NMOS電晶體
• 2個ZVP2110A PMOS電晶體
說明
現在我們將使用單刀雙擲(SPDT)傳輸閘開關和兩個CMOS反相器來建構XOR門（和XNOR），如圖3所示。兩個傳輸閘協同工作以實現選擇器操作。根據A輸入的狀態，輸入B或輸入B的反相會透過節點C (XOR)輸出。另外兩個反相器M9和M10使C反相以產生CBAR (XNOR)輸出。
在無焊試驗板上建構圖3所示的XOR/XNOR電路。元件M1至M6採用CD4007 CMOS陣列，兩個反相器級（反相器級M7和M8，以及M9和M10）分別使用ZVN2110A NMOS和ZVP2110A PMOS。電路使用ADALM2000的固定5 V電源供電。
電路中有兩個邏輯輸入A和B。同相XOR輸出位於節點C，而該輸出的反相位於節點CBAR以形成XNOR函數。
圖3.XOR和XNOR閘。
硬體設定
在實驗最初，將兩個AWG輸出配置直流源。根據需要，示波器通道將用於監控電路的輸入和輸出。固定+5 V電源用於為電路供電。在此實驗中，應禁用固定–5 V電源。
圖4.XOR和XNOR門試驗板電路。
程式步驟
將AWG1連接接腳6，作為A輸入端。將AWG2連接接腳1和9，作為B輸入端。示波器通道1連接接腳2、5和12，作為C輸出端。示波器通道2連接M9和M10的漏極接腳，作為CBAR輸出端。確保打開固定5 V電源。
首先，打開AWG控制介面並將AWG1設定為0 V直流電壓，對A施加邏輯低位準。將AWG2設定為0 V直流電壓，對B輸入段施加邏輯低位準。
圖5.COUT和CBAR輸出。
觀察示波器通道1上閘極的輸出C。示波器介面上應顯示穩定的直流電壓。
現在將兩個AWG通道均配置為具有5 V幅度峰對峰值和2.5 V偏移（0 V至5 V擺幅）的方波。將AWG1設定為1 kHz頻率，將AWG2設定為2 kHz頻率或AWG1頻率的兩倍。確保將AWG設定為同步運行。
觀察示波器介面上A和B輸入訊號相應的C輸出和CBAR輸出。
接著，將AWG2設定為與AWG1相同的1 kHz頻率，但將AWG2的相位設定為90°。觀察示波器介面上A和B輸入訊號相應的C輸出和CBAR輸出。
XOR閘用於相位檢測器
相位檢測器或相位比較器為一種邏輯電路，用於產生代表兩個邏輯訊號輸入之間相位差的類比輸出電壓訊號。其是鎖相迴路(PLL)的中心元件。檢測訊號之間的相位關係是許多系統中的重要功能模組，如馬達控制、雷達、電信、解調器和伺服機構。
方波訊號的相位檢測器可由XOR邏輯閘組成。當比較的兩個訊號完全同相時，即相位差為0°，XOR閘將輸出恆定的零位準。例如，當兩個訊號的相位相差10°時，在10/180或1/18週期（兩個訊號值不同的極小部分週期）中，XOR閘將輸出高位準。當訊號相位相差180°時，即一個訊號為高位準而另一個為低位準，反之亦然，此時XOR閘的輸出在每個週期內都會保持高位準。
當XOR閘相位檢測器用於PLL系統時，其通常鎖定在相位檢測範圍中間的90°相位差附近。在90°時，XOR具有50%工作週期的方波輸出，輸出頻率是輸入頻率的兩倍。方波工作週期根據兩個輸入訊號的相位差發生變化。XOR閘的輸出透過低通濾波器產生的類比電壓與兩個訊號之間的相位差成正比。其需要對稱的方波輸入。如果一個輸入的工作週期與另一個輸入的工作週期略有不同，則低通濾波輸出將會偏移90°相位差時的理想中間範圍。
說明
將圖6所示的RC低通濾波器增加到XOR試驗板電路中。將示波器通道1連接到RC濾波器輸出。
圖6.XOR門相位檢測器。
硬體設定
將兩個AWG通道均配置為具有5 V幅度峰對峰值和2.5 V偏移（0 V至5 V擺幅）的方波。將AWG1和AWG2的頻率都設定為1 kHz。同時確保從AWG1和AWG2的相位都設定為0°開始。確保將AWG設定為同步運行。
圖7.XOR閘相位檢測器試驗板電路。
程式步驟
將示波器通道1連接到C1的RC濾波器輸出，觀察相位檢測器的濾波(DC)輸出。將示波器通道2連接到XOR閘的輸出C，觀察邏輯閘輸出的脈衝寬度。
圖8為Scopy波形圖示例。
圖8.XOR閘相位檢測器採樣輸出。
替代元件選擇
使用四個獨立NMOS和PMOS電晶體（ZVN2110A和ZVP2110A）建構的反相器對也可以由第二個CD4007 IC構成，或者採用六路反相器IC的CMOS反相器，如74HC04或CD4049。CD4066四通道SPST開關也可以作為採用CD4007建構的開關的替代元件。
問題
對於圖3中的電路，將AWG1和AWG2設定為邏輯高位準(5 V)和低位準(0 V)值，並填入以下表格。
表1.每組輸入（A和B）的輸出值
|
輸入A |
輸入B |
輸出C |
輸出CBAR |
|
0 |
0 |
||
|
1 |
0 |
||
|
0 |
1 |
||
|
1 |
1 |
您可以在 學子專區部落格上找到答案。
