當前位置: 主頁 > 策略&營運 >
 

K&S:先進封裝有三大挑戰

本文作者:任苙萍       點擊: 2019-10-08 13:12
前言:

「製程也要講創新,特別是先進封裝;因為當中只要有一個裸片出包,整個 IC 都將報銷」,庫力索法 (K&S) 集團高級副總裁張贊彬說。他表示,現階段傳統打線 (Bonding) 仍是大宗,佔 80%,但成長率只有 2.5%——汽車電子較無空間限制,有九成都屬於此類;NAND Flash 因成本考量也採用打線,但有密度要求的高頻寬記憶體 (HBM)就不適合。目前包括覆晶 (Flip Chip) 在內等先進封裝雖只佔 20%,不過後勢看好,將以兩位數成長,手機等通訊產品採用速度最快,以微型和邏輯元件佔比最大、其次是記憶體。
 

照片人物:K&S 集團高級副總裁張贊彬
 
張贊彬進一步指出,先進封裝有三大挑戰:1.線徑越小、精度越重要,以免晶片放錯位置,但精度高會拖慢速度;2.裸片以熱壓鍵合 (TCB) 堆疊會有高應力、高熱壓問題,熱度經過層層累積,層數越多、負作用越大;3.使用助焊劑 (flex) 容易出現孔洞缺陷或殘留。有鑑於此,K&S 特將自家「APAMA」晶片對基板 (C2S) 熱壓黏晶機功能升級以解決前述難題,可將良率提升兩至三成;以台積電一片 7nm 晶圓價值 2 萬美元、約可切割成 3,000 顆 IC 推算,良率 vs. 報廢品一來一往之間,得失差距驚人。
 
「APAMA」plus 版本擁有多項專利技術,特色如下:
●為提高先進封裝效率,將傳統一個焊頭+一個吸嘴,改為兩個焊頭+ 12 個吸嘴,另受惠於自有運動控制 (Motion Control) 和軟體加持,焊頭動作可客製化,且 3μm 規格的精度可做到 2.5μm、2μm 可做到 1.5μm;
●TCB將溫度控制在晶片耐受範圍,避免過爐熱氣使板子發生翹曲;
●改以銅和銅直接貼合、不需錫膏等助焊劑,且為避免銅氧化,首創將「氮氣」居間作為隱形防護罩進行「減氧」。
 
張贊彬觀察,5G 通訊和人工智慧 (AI) 將帶動多種封裝需求,3D 封裝良率較低,通常只有 CPU、GPU 等核心器件會率先採用;而為彌補從幾何面改善的效率不彰,亦有器件採用 3D+2.5D 異質封裝。為何 K&S 總能迅速因應市場推出創新方案?張贊彬自評,半導體設備供應商須集合不同專業,需有物理、化學、材料、架構等領域知識支撐,而從最早的金線到銅線,他們經驗豐富且能自行開發軟體 (研發部門有 30% 軟體人才),故能提供 Total solution,包括:Hybrid 貼片機、iStack 傳統黏晶機、Katalyst 覆晶封裝、APAMA 熱壓黏晶機以及 LITEQ 光刻機。
 
其中,系統級封裝 (SiP) 對 Hybrid 貼片機貢獻最大,而 APAMA 雖然眼下對集團營收貢獻只名列第三、但卻是未來最看好者;另去年剛初試水溫的 Mini LED 先進貼裝 (placement) 方案「PIXALUX」在背光市場反應不錯,預計明年量產。張贊彬坦言,由於他們的客群多是一階高端廠商,受到貿易戰影響,今年營收不如去年,但台商回台投資或轉移到東南亞,對台灣是利多,也意外衍生出「高靈活、高產能」的市場需求。今年業務重心在落實應用面,例如:用於無人工廠的 OEC 送料軌道與 AGV 無人搬運車。

 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11