當前位置: 主頁 > 新聞 >
 

Imec與Cadence攜手成功實現首款3奈米測試晶片設計定案

本文作者:益華電腦       點擊: 2018-03-07 11:37
前言:
3nm CPU核心採用極紫外光技術、193浸潤微影技術與Cadence數位設計工具
2018年3月6日--全球領先奈米電子與數位技術研究創新中樞imec與全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣佈,經由雙方長時間深入合作,率先業界達成3nm測試晶片定案。這項旨在實現更先進3nm晶片設計的計畫是採用極紫外光微影製程(EUV)及193浸潤(193i)微影導向設計規則,與Cadence® Innovus™設計實現系統和Genus™合成解決方案。Imec為測試晶片運用業界通用的64位元CPU,配合客製3nm標準元件庫和TRIM金屬的流程,將繞線間距縮小至21nm。Cadence與imec攜手打造3nm實現流程的完整驗證,為新一代設計創新做好準備。

Cadence Innovus為一套大規模平行實體設計實現系統,幫助工程師實現理想的功耗、性能與面積(PPA)目標的優質設計,同時加速上市時間。Cadence Genus合成解決方案為新一代高性能RTL合成與實體合成引擎,符合最新FinFET製程節點要求,可將RTL設計產能提升多達十倍。更多有關Innovus的資訊請見
www.cadence.com/go/innovus3nm ,欲瞭解Genus的資訊請至 www.cadence.com/go/genus3nm

此項計畫測試EUV技術及193i微影規則以提供所需的解析度,同時在兩種不同的圖案假設下比較PPA目標。有關EUV技術及193i技術詳情請見
https://www.imec-int.com/en/articles/imec-presents-patterning-solutions-for-n5-equivalent-metal-layers

imec半導體技術與系統執行副總裁An Steegan表示:「隨著製程深入到3nm節點,互連參數就更顯關鍵。我們在測試晶片上投入努力積極促成了互連參數的測量和最佳化,以及3nm製程的驗證。而且,Cadence數位解決方案提供此次3nm實現所需的一切。在Cadence完美整合的流程之下,這些易用的解決方案助力我們的工程團隊以高產能開發出3nm規則集。」

Cadence副總裁暨數位與簽核事業群總經理Chin-Chi Teng 博士說:「Imec最新科技的基礎架構實現超越業界需求的生產前創新,是我們在EDA產業的重要合作夥伴。繼Cadence與imec在2015年率先推出首款5nm測試晶片設計定案的基礎上,我們再次攜手以3nm測試晶片設計定案邁入新的里程碑,將為先進製程節點行動裝置設計帶來新的變革。」

關於Cadence 益華電腦
Cadence益華電腦致力於協助電子系統及半導體公司打造創新的終端產品,以改善人們的生活、工作與娛樂方式。客戶採用Cadence的軟體、硬 體及半導體IP,從晶片、印刷電路板至整體系統,協助客戶更快達成產品上市的目標。Cadence的系統設計實現(SDE)策略助力行動、消費電子、雲端 資料中心、汽車、航太、物聯網、工業等市場領域的客戶開發出差異化的產品。Cadence同時獲財星(FORTUNE)雜誌評列為百大最佳職場企業榜。更 多Cadence資訊,請見
www.cadence.com.

關於 imec
Imec 是全球領先的奈米電子與數位技術研發創新中心,廣受讚譽的微晶片技術及軟體和 ICT 領域的專長讓我們獨樹一幟。通過充分發揮全球領先基礎設施以及本地和全球跨行業生態系統合作夥伴的優勢,我們在醫療健康、智慧城市和移動、物流和製造、能源與教育等應用領域不斷開拓創新。
作為企業、新創公司,以及大學等值得信賴的合作夥伴,我們在全球擁有來自 70 多個國家將近 3,500 名優秀員工。 Imec 總部位於比利時魯汶,與眾多佛萊明大區大學進行研發合作;並在荷蘭、美國、中國大陸、台灣、印度,及日本設有辦事處。2016 年imec 收入(P&L)為4.96 億歐元。如需了解有關 imec 的更多訊息,請訪問
www.imec-int.com
 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11