當前位置: 主頁 > 新聞 >
 

華虹半導體與晟矽微電聯合宣布:基於95納米OTP工藝平台的首顆MCU開發成功

本文作者:華虹       點擊: 2017-11-03 10:14
前言:
2017年11月3日--全球領先的200mm純晶圓代工廠——華虹半導體有限公司(“華虹半導體”或“公司”,連同其附屬公司,統稱“集團”,股份代號:1347.HK)與上海晟矽微電子股份有限公司(“晟矽微電”,股份代號:430276)今日聯合宣布,基於95納米單絕緣柵一次性編程MCU(95納米CE 5V OTP MCU)工藝平台開發的首顆微控制器(Microcontroller Unit, MCU)(產品型號MC30P6230)已成功驗證,即將導入量產。
 
物聯網生態多點開花,對低功耗的要求也愈發嚴苛,華虹半導體順時而造,推出綠色低功耗95納米CE 5V OTP MCU工藝平台。該工藝平台是專為物聯網MCU應用量身打造的最佳晶圓代工解決方案之一,更是華虹半導體物聯網佈局中重要的一步棋,擴展了其嵌入式存儲器工藝平台組合,為公司在智能家居、物聯網等領域的深入發展提供了強有力的支持。
 
華虹半導體95納米CE 5V OTP MCU工藝平台器件具有極低的靜態功耗Ioff(0.5pA/µm);通過工藝和IP優化,大幅降低了OTP cell和IP面積,相較於0.18微米OTP(One -Time Programming)工藝的IP,95納米IP的面積可以縮小接近50%。由於該工藝平台具有更高的邏輯門密度(比0.18微米高60%)及更小的SRAM bit cell(比0.18微米小30%),使得整體芯片面積大幅縮小,成本極具競爭優勢。
 
晟矽微電是國內領先的MCU設計公司,在華虹半導體工藝演進升級的同時,積極投入新產品的開發,並在此工藝平台上率先通過新產品驗證。
 
嵌入式OTP存儲器是華虹半導體基於力旺電子(eMemory)OTP cell,結合公司自身在嵌入式非易失性存儲器工藝平台的優勢特色,進行優化設計的IP。新產品是目前市場上面積最小的8位MCU,在與普通邏輯工藝層次數量相同的條件下,此芯片面積是市場上同類產品的2/3;性能也顯著提升,具體表現為其OTP燒寫不良率和燒寫時間大幅縮減。同時,此產品具有高抗干擾性能,可用在家電和工控類應用中,具有極高的性價比。
 
華虹半導體執行副總裁孔蔚然博士表示:“很高興能和晟矽微電聯手,推出高性價比的優質MCU產品。基於95納米CE 5V OTP MCU工藝平台的首顆MCU開發成功,令人倍感振奮,這再次力證了華虹半導體在MCU領域的技術實力。作為卓越的嵌入式存儲器代工解決方案提供商,華虹半導體在95納米技術節點上不斷創新,嵌入式電可擦可編程只讀存儲器(EEPROM)和閃存(Flash)工藝平台現已成功量產,而低本高效的MTP(Multiple-Time Programming)工藝平台也正在加緊研發中。華虹半導體將攜手客戶及合作夥伴,持續提升競爭力,以期更廣泛地服務MCU市場。”
 
晟矽微電技術副總裁包旭鶴先生表示:“晟矽微電作為中國本土的MCU設計公司立足於國內市場並積極融入國內產業鏈。在深入理解客戶需求的同時,利用更符合產品需求的製造工藝迅速推出性價比具備明顯優勢的MCU產品,有效提升中國MCU的市場佔有率。”他還進一步指出,“華虹半導體積極投入適用於MCU全系列產品的工藝平台(包括OTP、MTP、Flash、EEPROM等)研發,製造工藝處於業界領先地位,在成本優化、性能提升、全方位一站式服務方面也極具競爭力。因此,晟矽微電積極投入與華虹半導體在新工藝和新產品方面的戰略合作,以持續的開創性地研發投入,保持產品在工藝方面的優勢,為客戶提供性能穩定、質量可靠、貼合需求、高性價比的MCU產品。”
 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11