當前位置: 主頁 > 新聞 >
 

Cadence優化全流程數位與簽核及驗證套裝,支援ARM Cortex-A75、Cortex-A55 CPU及Mali-G72 GPU

本文作者:Cadence       點擊: 2017-09-11 14:23
前言:
全球電子設計創新領導廠商益華電腦(Cadence Design Systems,Inc.)宣佈其全流程數位與簽核工具及Cadence®驗證套裝已經完成優化,可支援採用Arm DynamIQ™技術的Arm® Cortex®-A75和Cortex-A55中央處理器(CPU),以及Arm專為高階行動、機器學習與消費者裝置最新推出的Arm Mali™-G72繪圖處理器(GPU)。為加速對於Arm最新處理器的設計,Cadence為Cortex-A75及Cortex-A55 CPU量身開發全新7nm快速採用套件(RAK),包括可實現CPU間互聯與第三級快取記憶體共享的DynamIQ共用單元(DSU),以及專為Mali-G72 GPU開發的7nm RAK。

客戶目前已透過完整數位與簽核流程及Cadence驗證套裝將包含最新Arm Cortex及Mali處理器的複雜系統單晶片(SoC)設計定案。有關Cadence所提供支援Cortex-A75、Cortex-A55及Mali-G72處理器的全流程數位與簽核解決方案詳情,請參閱
www.cadence.com/go/dandsarmraks7nm 。有關支援採用Cortex-A75、Cortex-A55及Mali-G72處理器Arm相關設計的Cadence驗證套裝詳情,請參閱 www.cadence.com/go/vsuitearm7nm

Cadence RAK可加速7nm設計的實體實現、簽核及驗證,協助設計人員加速行動及消費者裝置的上市時程。Cadence也憑藉與Arm多年來的深入合作,透過全新RAK的推出,為Arm IP實現提供專屬技術支援。

Cadence數位與簽核工具運用RAK提供理想的功耗、性能與面積(PPA)結果,包括Arm 7nm IP資料集的程式腳本、範例平面配置圖以及設計文件。Cadence的全面性 RTL-to-GDS流程在RAK中包含以下數位與簽核工具:
1.       Innovus™設計實現系統:藉由統計性製程變異(SOCV)傳遞與優化改善7nm設計的時序、功耗及面積收斂
2.       Genus™ 合成解決方案:暫存器傳輸級(RTL)合成支援所有最新7nm先進節點要求,並利用Innovus實現系統提供收斂設計
3.       Conformal® 邏輯等價性檢查(LEC):確保設計實現流程中邏輯改變及工程改變命令(ECO)的正確性
4.       Conformal Low Power:在設計環境中進行功耗意圖的創建與驗證,結合低功耗等價性檢查與結構及功能檢查,實現高效率功耗設計的全晶片驗證
5.       Tempus™ 時序簽核解決方案:基於路徑實現具有正確簽核及實體意識的設計優化,提供最快設計定案
6.       Voltus™ IC電源完整性解決方案:實現及簽核時利用靜態與動態分析確保最佳電源分配
7.       Quantus™ QRC擷取解決方案:滿足所有7奈米先進節點要求,確保晶片成品準確符合設計方案

Arm運算產品事業群副總裁兼總經理Nandan Nayampally 表示:「Cortex-A75和Cortex-A55 CPU提供來自終端到雲端(edge-to-cloud)的分散智能,並搭配Mali-G72 GPU,讓消費者能夠藉此以最高效率在多重裝置之間體驗令人驚豔的圖像。我們持續與Cadence合作,提供最新的數位實現與簽核RAK,加上Cadence驗證套裝的優化,幫助我們的共同客戶迅速整合擴充具差異化的解決方案,打造新一代裝置。」

專為Arm相關設計優化的Cadence驗證套裝包括:
1.       JasperGold® 形式驗證平台:實現IP及子系統驗證,包括Arm AMBA®協定的形式驗證
2.       Xcelium® 平行邏輯模擬:提供經生產驗證的多核心模擬,加速Arm相關設計的SoC開發及驗證
3.       Palladium® Z1 硬體驗證模擬(emulation)平台:包括基於Arm快速模型整合的混合技術,操作系統啟動最快提升50倍和軟體基本上線,以及10倍快的軟體式測試,並以動態功耗分析技術達成低功耗目標
4.       Protium™ S1 FPGA原型創建平台:整合於結合安謀DS-5的Palladium Z1硬體驗證模擬平台,提供晶圓前內嵌軟體除錯
5.       vManager™ 規劃與度量:跨JasperGold平台、Xcelium模擬、Palladium Z1平台與Cadence VIP解決方案的度量驅動驗證,達成Arm SoC驗證收斂
6.       Perspec™ 系統驗證工具:以Armv8 架構設計的PSLib,提供軟體驅動的使用案例驗證,實現相較於標準人工測試開發多達10倍的產能提升
7.       Indago™除錯平台:與Arm CPU同步的RTL設計、測試環境及嵌入式軟體除錯能力,提供正確的軟硬體協同調試
8.       Cadence Verification Workbench:整合安謀Socrates™ 套裝的Armv8 IP及VIP, 達成快速SoC整合及UVM測試臺裝配
9.       Cadence Interconnect Workbench:為Arm CoreLink™互連智慧財產(IP)式系統提供快速性能分析與驗證,結合Xcelium模擬、Palladium Z1平台以及Cadence驗證 IP
10.   驗證IP組合:實現IP及SoC驗證,包括Arm AMBA互連,支援Xcelium模擬、JasperGold平台以及Palladium Z1平台

Cadence數位與簽核事業群及系統與驗證事業群執行副總裁兼總經理Anirudh Devgan博士說:「我們與Arm密切合作,優化我們的先進數位設計實現與簽核解決方案以及專屬最新Arm CPU和GPU的驗證解決方案,讓我們的顧客能夠以最高效率研發7nm行動及消費者設計。設計人員可運用RAK及Cadence驗證套裝改善PPA並縮短專案時間,同時還將設計出基於Arm技術的最先進產品。」

關於Cadence 益華電腦
Cadence益華電腦致力於協助電子系統及半導體公司打造創新的終端產品,以改善人們的生活、工作與娛樂方式。客戶採用Cadence的軟體、硬體及半導體IP,從晶片、印刷電路板至整體系統,協助客戶更快達成產品上市的目標。Cadence的系統設計實現(SDE)策略助力行動、消費電子、雲端資料中心、汽車、航太、物聯網、工業等市場領域的客戶開發出差異化的產品。Cadence同時獲財星(FORTUNE)雜誌評列為百大最佳職場企業榜。更多Cadence資訊,請見 www.cadence.com.

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11