當前位置: 主頁 > 新聞 >
 

Altera率先成功在28-nm FPGA上測試DSP設計

本文作者:Altera       點擊: 2012-10-30 12:06
前言:
Altera的DSP Builder先進式Blockset™設計流程通過了BDTI的驗證

20121030Altera公司NASDAQALTR今天宣佈28 nm FPGA元件上率先在業界成功地測試了複雜高性能浮點數位訊號處理(DSP)設計。柏克萊(Berkeley)設計技術有限公司(BDTI)是一家獨立的科技分析公司,驗證了高效率且易於使用的Altera浮點DSP設計流程,以及AlteraStratix® VArria® V 28 nm FPGA開發套件也可以滿足浮點DSP應用的效能要求。請瀏覽www.altera.com/floatingpoint閱讀BDTI完整的FPGA浮點DSP分析報告。

 

Altera的浮點DSP設計流程是架構在能夠快速地迎合採用包括來自MathWorksMATLABSimulink環境下的可參數化介面來進行設計變更。此外,AlteraDSP Builder先進式Blockset可讓FPGA設計人員,比以往採用傳統的HDL架構設計還要更快速的進行複雜浮點演算法的實行與驗證。這個設計流程很適合設計人員在應用中結合高效能的DSP例如,雷達、無線基地台、工業自動化、儀器與醫療成像等應用。

 

Altera產品市場總監Alex Grbic評論表示:「Altera的浮點解決方案,支援設計人員可以輕易的使用FPGA中可用的強大高性能浮點資源,來實現DSP資料通路。透過BDTI對我們解決方案的測試Altera打破了FPGA只能用於高性能固點處理的這一個傳統。

 

根據這次的研究結果,BDTI的評測使用CholeskyQR分析來分解矩陣方程式,逆矩陣是雷達系統、多重輸入多重輸出(MIMO)無線系統、醫療成像和很多其他DSP應用所使用的代表性處理功能。

 

在對Altera浮點設計流程評估中BDTI宣佈:「在一個平臺上採用統一的工具Altera浮點設計流程簡化了在FPGA中實現複數浮點DSP演算法的過程。」該報告還表示:「這種整合方式讓快速開發與快速設計的空間,同時拓展到演算法層級與FPGA級,最終減少了在設計上的投入。

 

供貨資訊

AlteraDSP Builder現在已可供下載。此外,AlteraDSP開發套件、Stratix V版本,以及Arria V FPGA開發套件也已可供貨。想知道更多關於Altera DSP解決方案的資訊,請參考www.altera.com/dsp

 

Altera簡介

Altera®的可編程解決方案幫助系統和半導體公司快速高效的實現創新,突出產品優勢,贏得市場競爭。請瀏覽:www.altera.com及時瞭解來自Altera的訊息。

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11