FPGA大廠Altera繼28奈米FPGA量產之後，日前領先業界發表20奈米下一代元件的關鍵技術，除了彰顯該公司在矽晶片融合上的承諾，同時也代表Altera 將開創一個FPGA應用領域未曾擴展的疆土。
對於這次20奈米FPGA的技術發表，Altera非常重視，該公司資深副總裁暨技術長Misha Burich特別來台並接受本刊獨家專訪，細說這項技術對Altera的意義與應用方向。
矽晶片融合平台
Misha Burich表示，延續了公司在矽晶片融合上的承諾，Altera為客戶提供最佳系統整合平臺，結合了FPGA的硬體可編程設計功能、數位訊號處理和微處理器軟體的靈活性，以及高效率的專用硬式核心矽智財（IP）。Altera在20 nm的架構、軟體和製程的創新，能支援更強大的混合系統架構的開發，進一步提高了性能、頻寬、整合度和功率效益。
矽晶片融合(Silicon Convergence)是Altera近年致力的系統整合平台概念，與業界以整合微處理器與DSP為主的系統單晶片SoC(System on Chip)主要的差異在於矽晶片融合是推動微處理器，DSP，FPGA，ASSP和ASIC整合到單一個元件中的關鍵點;並且採用混合系統架構來結合硬體可程式設計的FPGA，彈性的DSP和微處理器軟體以及高效率的專用硬式核心IP等，提高了靈活性並優化了性能。
三大創新技術
究竟這個20奈米的單晶片所用的電晶體有多少? Misha Burich表示，Altera 28奈米FPGA的電晶體數目有50億個， 未來這個20奈米FPGA將增加到80億個電晶體。這麼龐大的電晶體架構透過獨到的創新技術將可以更有效處理並解決目前業界面臨到設計上的瓶頸。
Misha Burich指出， Altera是業界唯一能夠在一個元件中整合FPGA和ASIC的公司。Altera在20-nm的創新技術有三:一是包括40-Gbps高速收發器整合技術、二是下一代精密度可調數位訊號處理（DSP）模組架構以提供性能高達5 TFLOP (每秒5萬億次浮點運算)的IEEE 754標準浮點運算性能、三是整合了FPGA和用戶可訂製HardCopy® ASIC的異質結構3D IC。
Altera的異質結構3D IC將採用台積電的基底晶圓晶片（CoWoS）製程進行製造。利用這些元件，開發人員大幅度提高了系統整合度和系統性能，突出產品優勢，同時降低了系統功率消耗，減小了電路板空間，降低了系統成本。Burich直言，台積電與Altera雙方長達二十年建立起的不只是客戶關係，而是共同開發的夥伴關係，加上台積電永續對其舊製程產品的供應承諾， 讓Altera認定台積電是其代工來源的不二選擇。
此外，Altera在20-nm元件重新樹立了業界的TFLOP/W標準。下一代精密度可調DSP模組增強技術實現了5 TFLOP(每秒5萬億次浮點運算）的IEEE 754標準浮點運算性能。在這一個水準上，Altera 20-nm元件的每瓦TFLOP要比競爭FPGA高出5倍。同時結合最具效能的OpenCL C語言設計流程、ARM硬式核心處理器子系統以及最高效率的TFLOP/W矽晶片，Altera的20-nm元件是最佳異質結構運算平臺。
採用OpenCL語言一舉擴大版圖
細觀圖1 Altera 20 奈米系統整合平台，有一項最為獨特的功能特性就是採用OpenCL（開放運算語言）。OpenCL是一種開放程式設計標準，能夠跨CPU、GPU和FPGA等異質平臺執行。OpenCL與需要使用者設計底層HDL（硬體描述語言）的傳統FPGA開發流程相比，它可為使用者提供了明顯的產品及時上市優勢。Burich指出，包括高性能運算、軍事、醫療和廣播在內的各類終端市場的很多設計人員都可以透過OpenCL，使用最新一代FPGA以及非常高效率的開發流程，大幅度提高其終端系統的性能。這亦即表示，Altera希望藉此擴大應用市場到現行nVidia、Intel、Qualcomm、Freescale、TI等這類CPU與GPU廠商所佔的高性能運算市場，競爭對手將不再限於FPGA同業Xilinx，而是一線的ASSP廠商。
產業即將洗牌
Altera的策略其來有自。根據GBI Research預測，到2020年止，全球邏輯IC的市場將由ASSP與PLD(即FPGA)佔78%的市佔率，其中2011年PLD市值為70億美元，預計到2020年將增加到96億美元。成長的理由在於FPGA可編程彈性能取代較長設計周期與開發成本的ASIC，而隨著FPGA廠商加快先進製程與IP整合的投資，取代ASSP將不再是夢想。隨著Altera 20奈米技術上的藍圖即將在明年下半年落實，我們彷彿看到這樣的趨勢—IC設計生態鏈將因此開始產生重大變化!
