當前位置: 主頁 > 新聞 >
 

GLOBALFOUNDRIES 矽晶片驗證28nm AMS生產設計

本文作者:GLOBALFOUNDRIES       點擊: 2012-06-04 15:31
前言:
展現 20nm 雙重曝影的數位及AMS支援

201264日--下週登場的設計自動化會議 (DAC) 將於加州舊金山揭幕,其中 GLOBALFOUNDRIES 擬利用高介電常數金屬閘極 (High-k Metal Gate, HKMG) 展示其 28nm 超低功率 (SLP) 技術的強化矽晶片驗證設計流程。透過業界最新的設計自動化技術,該設計流程為進階類比/混合訊號 (AMS) 設計提供了全面可靠的支援。此外,GLOBALFOUNDRIES 也將揭示與 EDA 合作夥伴共同開發的設計流程,針對類比及數位的「雙重曝影感知」20nm 製程予以認證,其中該技術節點的矽晶片驗證預計於 2013 年初進行。

 

在推出設計流程之前,GLOBALFOUNDRIES 致力於進行流程的矽晶片驗證,也使其客戶深具信心的利用業界最先進的設計工具組、工具指令檔,以及頂尖 EDA 供應商的方法,生產簽核就緒 (sign-off-ready) 28nm 數位及類比設計。該公司與設計工具及 IP 生態系統緊密合作,也加速了 20nm 等進階節點的工作流程開發能力,更超越其他晶圓代工廠,為客戶提供具閘極密度、效能及降低功率等各項優點。

 

GLOBALFOUNDRIES 設計支援服務部資深副總裁錢穆吉先生表示:「GLOBALFOUNDRIES 與設計實踐夥伴共同投入初期合作開發,確保公司持續居於製程技術的領先地位,並提供客戶深獲肯定、穩定可靠的解決方案。無論是 28nm 還是更先進的 20nm,製程技術與設計工具流程必須前後一致緊密契合,才能因應從設計到製造的各項重大挑戰。我們與產業夥伴密切合作,找出各種創新方式因應,例如數位 IC 的時間變化,以及客製晶片的佈局依賴效應。最新的各種流程,展現了本公司模式的優勢,以及在此層級提供代工廠解決方案所需的創新與專業。」

 

28nm 的強化流程支援

 

GLOBALFOUNDRIES 28nm AMS 生產流程屬於混合廠商流程,支援多家廠商的工具,其中包括提供布局 Virtuoso 技術的 Cadence Design Systems;進行寄生參數萃取的 Synopsys Cadence;以及進行物理驗證的 Mentor Graphics。此真正整合的混合訊號流程,可完整支援以 Cadence Encounter Digital Implementation System 為基礎的數位實作模組。這項深獲肯定的方法,可將類比 IP 整合至使用生產標準晶胞的數位 SOC 設計。

 

此外,該流程目前納入 Lorentz SolutionsHelic Integrand Software 等專業 EDA 供應商的電感器合成及萃取支援,並且擴大功能範圍,利用 Solido Design Automation Variation Designer 平台支援快速差異感知分析,以及使用 Apache Design Totem 軟體平台進行 EM/IR 分析;DRC 免除流程 (waiver flow) 則由 Mentor Graphics Calibre 工具套件提供。

 

28nm AMS 生產設計流程利用具備 300MHZ 3Gz 驗證功能的類比設計,以其矽晶片結果進行完整驗證。矽晶片驗證包括關鍵類比區塊的時脈工作週期、最大週期時脈偏移及作業電流。

 

藉由支援 DRC+28nm 流程強化了 GLOBALFOUNDRIES 在可製造性設計 (Design-for-Manufacturing DFM) 的傳統領先地位,使其矽晶片驗證解決方案超越標準的設計規則檢查 (DRC),並使用二維的形狀式樣板比對法,以最高 100 倍的速度找出複雜製造問題,且無需犧牲精確度。

 

設計流程支援也提供客戶完整的設計資料庫、詳細記錄文件、可執行的流程指令檔,以及矽晶片製造成品的測試結果報告。流程與 PDK 完全整合,並由 GLOBALFOUNDRIES 負責維護及支援。

   

實現 20nm 的雙重曝影

 

針對 20nm 全新的關鍵製造問題,一直是 GLOBALFOUNDRIES 與設計實踐合作夥伴的關注焦點。其中包括傳統微影技術的限制,以及更強大 DFM 技術的需求。雙重曝影即是其中的關鍵需求,該技術可將金屬層分為兩個遮罩,並於客戶設計流程中享有最佳支援。

 

GLOBALFOUNDRIES 已針對其 20nm 製程開發兩項可完全執行的 20nm RTL2GDSII 流程,其中一項流程是以 Synopsys Galaxy 工具套件為基礎,另一項則是採用 Cadence Encounter 平台。兩項流程皆備有設計複雜的雙重曝影測試晶片,以進行矽晶片驗證,並支援合成、感色配置與繞線、寄生參數萃取、STA 及實體驗證。Mentor Graphics Calibre 用於進行分解及實體驗證。流程支援在設計程序的每個階段使用雙重曝影,其中包括「雙重曝影感知」配置、繞線、最佳化、萃取及實體驗證。雙重曝影支援也讓客戶得以選擇自行分解不同遮罩部分,或自動分解遮罩並指派色彩。

 

GLOBALFOUNDRIES 參與設計自動化會議

 

GLOBALFOUNDRIES 在今年設計自動化會議的攤位號碼是 303,現場將展示本公司的全球晶圓廠產能、成熟而先進的技術解決方案、在 DFMPDK、類比及數位參考流程的設計實踐領先地位,以及 RF CMOS 及綠色 OTP 等具有附加價值的解決方案。本公司也將舉行各種技術研討會,邀請工程師及科學家探討先進的實作解決方案。此外,設計服務、EDA IP 領域的 GLOBALSOLUTIONS 合作夥伴也將舉行系列座談會。欲深入瞭解並報名參加座談會,請瀏覽:http://www.globalfoundries.com/dac2012/

 

關於 GLOBALFOUNDRIES

 

GLOBALFOUNDRIES 是世界第一間真正擁有全球性生產技術經驗,且能提供全方位服務的半導體代工廠。自 2009 3 月成立後,迅速發展為全球規模最大的代工廠之一,為150 家以上的客戶提供結合先進技術與製程的獨特產品。隨著公司在新加坡、德國及美國的營運,GLOBALFOUNDRIES 是唯一跨越三大洲為製造中心提供彈性與安全性的代工廠。該公司三座 300mm 晶圓廠與五座 200mm 晶圓廠,提供從主流到頂尖的全方位製程技術。分布於美國、歐洲及亞洲的半導體中心一流的研發與設計設備為公司提供製程支援。 GLOBALFOUNDRIES Advanced Technology Investment Company (ATIC) 所持有。詳細資訊請瀏覽:http://www.globalfoundries.com

 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11