2016年2月25日--Mentor Graphics 公司（納斯達克代碼：MENT）今天宣佈，推出用於 Veloce® 硬體模擬平臺的新型應用程式，自此迎來了硬體模擬的新紀元。新型 Veloce Apps包括 Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath，可以解決複雜 SoC 和系統設計中的關鍵系統級驗證難題。這些應用程式在升級的 Veloce OS3 作業系統上運行，而新的作業系統極大加快了設計編譯週期、閘級網表流程和波形產生時間（“time to visibility”）。相比以硬體為中心的策略，Veloce OS3 上的 Veloce Apps可以更快速地向更多工程師提供更豐富的功能。
每種新型 Veloce Apps均可解決一項特定驗證問題：
• Veloce Deterministic ICE 加入了 100% 電路偵錯可見性和錯誤可重複性，從而克服了內電路硬體模擬 (ICE) 環境的不可預知性，並可使用其他“基於虛擬的”使用模型；
• Veloce DFT 可提升下線之前的可測試性設計 (DFT) 驗證速度，從而最大程度地降低了災難性故障的風險，並極大減少了 DFT 電路插入後驗證設計的執行時間；
• Veloce FastPath 可在以更快速的模型執行速度驗證大型多時脈 SoC 設計時，優化硬體加速模擬性能。
• Veloce Deterministic ICE 加入了 100% 電路偵錯可見性和錯誤可重複性，從而克服了內電路硬體模擬 (ICE) 環境的不可預知性，並可使用其他“基於虛擬的”使用模型；
• Veloce DFT 可提升下線之前的可測試性設計 (DFT) 驗證速度，從而最大程度地降低了災難性故障的風險，並極大減少了 DFT 電路插入後驗證設計的執行時間；
• Veloce FastPath 可在以更快速的模型執行速度驗證大型多時脈 SoC 設計時，優化硬體加速模擬性能。
這些新型 Veloce Apps已加入 Veloce Power、Veloce Enterprise Server 和其他應用程式中，擴大了可用於 Veloce 硬體模擬平臺的軟體創新陣容。Mentor 將繼續擴充Veloce Apps庫，以引入新方式確保電路設計能如期完成並滿足其功能和性能規範。
Veloce OS 作業系統為 Veloce 平臺增加了軟體可程式設計性和資源管理，使其更容易添加可提高硬體模擬加速器投資回報（ROI）的全新使用模型。最新升級的 Veloce OS3 涵蓋多項創新：
• 整合全新的高性能計算平臺，減少 50% 的編譯時間。
• 更快速的閘級流程“隨插即用”，能接受平面或階層化的網表設計。此流程可減少編譯所需的記憶體量，從而提高性能。新的流程可以更加輕鬆地載入和驗證閘級設計，提高下線量產的可信度。
• 結合了從執行時間到偵錯週期的軟體和硬體改進，實現了 200% 的更快波形可見性時間。
• 整合全新的高性能計算平臺，減少 50% 的編譯時間。
• 更快速的閘級流程“隨插即用”，能接受平面或階層化的網表設計。此流程可減少編譯所需的記憶體量，從而提高性能。新的流程可以更加輕鬆地載入和驗證閘級設計，提高下線量產的可信度。
• 結合了從執行時間到偵錯週期的軟體和硬體改進，實現了 200% 的更快波形可見性時間。
這些新型 Veloce 硬體模擬功能展示了當創新軟體在功能強大、符合要求的硬體和可擴展作業系統上運行時，相比以硬體為中心的策略，其如何更快地發現設計風險。硬體模擬已有四十年的發展歷史，在開拓主流市場後，Veloce 硬體模擬平臺已成為硬體、軟體和系統驗證流程中的強大資源。
“Mentor 持續透過用於 Veloce 硬體模擬平臺上應用程式基礎的策略展示其技術領導力，”Mentor Graphics硬體模擬部副總裁兼總經理 Eric Selosse 說到。“這些最新的創新提升了我們客戶的整體驗證產量性能。而專注於特定 SoC 和系統級挑戰的軟體應用程式，也推動著硬體模擬的發展。”
“Mentor 持續透過用於 Veloce 硬體模擬平臺上應用程式基礎的策略展示其技術領導力，”Mentor Graphics硬體模擬部副總裁兼總經理 Eric Selosse 說到。“這些最新的創新提升了我們客戶的整體驗證產量性能。而專注於特定 SoC 和系統級挑戰的軟體應用程式，也推動著硬體模擬的發展。”
關於 Veloce 硬體模擬平臺
Veloce 硬體加速模擬平臺是 Mentor® Enterprise Verification Platform™ (EVP) 的核心技術。 EVP 通過將高級驗證技術融合在一個綜合性平臺中，提高了 ASIC 和 SoC 功能驗證的生產率。
Veloce 硬體加速模擬平臺是 Mentor® Enterprise Verification Platform™ (EVP) 的核心技術。 EVP 通過將高級驗證技術融合在一個綜合性平臺中，提高了 ASIC 和 SoC 功能驗證的生產率。
目前被認為是最通用、最強大的驗證工具，專案團隊將硬體模擬用於硬體偵錯、軟硬體協同驗證或整合、系統級雛型製作、低功率驗證和功率估計以及找出設計性能特徵。
關於Mentor Graphics
Mentor Graphics® 是電子設計自動化 (EDA) 領域的全球領導者，提供許多公司軟體和硬體設計解決方案，促使其能更快速且更具成本效益地開發出更出色的電子和機械產品。Mentor Graphics®提供了各種創新的產品和解決方案，工程師可透過借助Mentor Graphics®不斷推陳出新的產品及解決方案，應對日趨複雜的電路板及晶片設計領域所面臨的挑戰。Mentor Graphics 擁有業界最豐富且一流的產品組合，也是全球唯一具備嵌入式軟體解決方案的 EDA 公司。
• 上市公司（納斯達克代碼：MENT）
• 創立於 1981 年，總部位於俄勒岡州威爾遜維爾市
• 過去 12 個月報告的營收：超過12億美元
• 全球各地設有 70 多個分公司或辦事處
• 公司網址 - www.mentor.com / www.mentorg.com.tw
本月熱點 HOME
- Microchip推出maXTouch® 觸控螢幕控制器
- 全新 NVIDIA RTX A400 和 A1000 GPU 增強人
- Imagination 推出全新Catapult CPU，加速
- 英飛凌推出全新 PSoC Edge 微控制器產
- 英飛凌推出經濟型低功耗長距離藍
- ROHM 6432尺寸金屬板分流電阻「PMR1
- Teledyne e2v獨特的5D圖像感測器可提供
- Microchip推出AVR® DU系列USB微控制器，
- 意法半導體推出高成本效益的無線
- CE-LINK推出尺寸小、功率大的革命性
- Microchip推出搭載硬體安全模組的P
- HPE Aruba Networking推出高容量Wi-Fi 7無
