虹晶於特許半導體「65奈米低功耗強化製程」上將SoC效能再提升

本文作者:admin       點擊: 2009-08-28 00:00
前言:
IC設計服務領導廠商虹晶科技宣佈,即日起提供基於特許半導體65奈米低功耗強化(65nm Low Power Enhanced, 65nm LPe)製程之系統單晶片平台解決方案(SoC Platform Solution)。此一解決方案不但可以再進一步降低晶片功耗,並再度提升晶片性能表現,克服以往「功耗」與「性能」相互牽制的難題,提升性能的同時能夠兼顧低功耗的需求,加上特許半導體此一65nm LPe製程提供射頻(RF)無線功能開發套件,使得虹晶基於65LPe製程所提供的平台解決方案,可以整合無線功能至單一晶片上,充分適用在各式最先進的行動裝置中。

特許半導體之65奈米低功耗強化製程(65nm LPe)不但使得低功耗的晶片設計可以提升效能,其與IBM合作所提供的RF開發套件,克服以往需要另外使用一顆無線晶片的問題。對於大部分業者而言,將RF無線功能整合至一顆系統單晶片上一直是很高的挑戰,而此一解決方案使用IBM已驗證過的技術,並整合無線功能WiMAX、WiFi、GPS等模組矽智財(IP)至虹晶的SoC平台上,此一RF SoC平台已經在特許的65nm LPe製程上通過矽驗證(Silicon Proven)。

特許半導體更進一步整合提供RF模組IP的荷蘭商Catena與提供SoC平台的虹晶科技成立「WISPA無線單晶片平台聯盟」(Wireless SoC Platform Alliance, WISPA),聯盟夥伴共同致力於提供此一非常具有市場競爭力的RF SoC解決方案,並使其在特許65nm LPe製程上達成設計與生產的最佳化,不但擁有移動式產品最需要的低功耗特性,此一將無線功能整合至系統晶片上的解決方案,對於縮減終端電子產品的體積有相當大的助益。

在效能提升與節能方面,以虹晶的多電源多電壓(Multi-supply Multi-voltage, MSMV)單晶片在特許65nm LPe製程上為例,原本已經是低功耗的MSMV設計,可以再進一步節省10%左右的功耗,並提升約5%~10%左右的效能;而虹晶最知名的ARM硬核CPU速度在此一製程上,甚至可提昇約10%~30%的效能。此一解決方案克服以往「低功耗」(Low Power)與「性能」(Performance)相互牽制(tradeoff)的難題,能夠符合目前市場上對於先進手持式裝置需要高性能且長時間使用的強大需求。

虹晶可多方應用的SoC平台,加上Catena的無線IP,與特許半導體的65nm LPe製程,WISPA聯盟所提供的「WISPA無線單晶片平台」成為目前市場上手持移動裝置最佳的設計與量產解決方案之一,此聯盟夥伴虹晶、特許半導體、與Catena,將於9月2日在新竹的特許半導體亞太技術論壇中,共同展示此一RF SoC平台解決方案與其他更多最新的先進技術與相關服務。


電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11