返回首頁
當前位置: 主頁 > 技術&應用 >

低功率消耗的SRAM 與DRAM 的關聯性

時間:2018-01-03 11:56來源:湯朝景 作者:湯朝景 點擊:
 

圖 :Waveform for all periods of 4T and upward or 3T1R SRAM cell
 
靜態隨機存取記憶體(SRAM) 的基礎知識是閂鎖電路,始由六顆電晶體組成,並且使用差動式存取技術來完成資料寫入以及資料讀出,後來就將此命名為6T SRAM cell 來與5T SRAM cell 形成區別。由於五顆電晶體仍有較大的佈局面積以及較多的功率消耗,於是又有四顆電晶體以及二顆電阻器,此為4T2R SRAM cell。本文提出在標準的CMOS 製程技術下有一存取技術可配合往下遞減的電晶體數量,並且這一存取技術以及3T SRAM cell 會與動態隨機存取記憶體(DRAM) 之間具有關聯性。
(責任編輯:jane)
(0)
0%
------分隔線----------------------------
發表評論
請遵守網路相關法規及一切使用網際網路之國際慣例,嚴禁發布違規言論。
評價:
表情:
用戶名:密碼: 驗證碼:點擊我更換圖片
推薦內容